Indiziert in
- Öffnen Sie das J-Tor
- RefSeek
- Hamdard-Universität
- EBSCO AZ
- OCLC – WorldCat
- Publons
- Internationale wissenschaftliche Indexierung
- Euro-Pub
- Google Scholar
Nützliche Links
Teile diese Seite
Zeitschriftenflyer
Open-Access-Zeitschriften
- Allgemeine Wissenschaft
- Biochemie
- Bioinformatik und Systembiologie
- Chemie
- Genetik und Molekularbiologie
- Immunologie und Mikrobiologie
- Klinische Wissenschaften
- Krankenpflege und Gesundheitsfürsorge
- Landwirtschaft und Aquakultur
- Lebensmittel & Ernährung
- Maschinenbau
- Materialwissenschaften
- Medizinische Wissenschaften
- Neurowissenschaften und Psychologie
- Pharmazeutische Wissenschaften
- Umweltwissenschaften
- Veterinärwissenschaften
- Wirtschaft & Management
Abstrakt
Minimieren der Verzögerung des C2MOS D-Flipflops mithilfe der Logikaufwandtheorie
Swarnima Trivedi
Future Electronics bietet eine umfassende Auswahl an Binärzählern oder Frequenzteilern wie Radiofrequenzteiler, digitale Frequenzteiler und analoge Frequenzteiler, die außerdem zur Verbesserung der Leistung von elektronischen Gegenmaßnahmengeräten, Kommunikationssystemen und Laborinstrumenten verwendet werden können. Eine Anordnung von D-Flipflops ist eine klassische Methode zum Entwurf eines Frequenzteilers. Aufgrund von Skalierungs- und Prozessmängeln treten in digitalen Schaltkreisen große Unterschiede auf. In diesem Dokument geht es daher um D-Flipflop-Schaltkreise im Hinblick auf die Ausbreitungsverzögerung. Die Aufgabe besteht darin, die Ausbreitungsverzögerung von D-Flipflop-Blöcken mithilfe der Logical Effort Theory zu minimieren, die außerdem beim Entwurf von Binärzählern verwendet wird.